7月21日，清华大学电子工程系开门学术会议“人工智能芯片与异构集成研讨会”顺利召开，后摩智能联合创始人、芯片研发副总裁陈亮博士受邀出席，并带来题为《从硬件架构到软件工具链，存算一体大算力 AI 芯片的创新与实践》的主题分享。

本次研讨会由清华大学电子工程系教授、分学位委员会主席杨华中担任会议主席，清华大学电子工程系教授、党委书记沈渊出席并致辞。来自北京航空航天大学集成电路学院、中国科学院计算技术研究所、中国科学院微电子研究所的多位学术届代表，以及后摩智能等企业代表，就人工智能芯片的前沿学术进展和最新研发应用等展开了研讨与交流。

随着人工智能的技术创新和应用落地，市场对算力的庞大需求已经成为各界共识，尤其是面向智能驾驶等边缘端的感知场景，迫切需要高算力、高能效比的 AI 芯片。而驱动集成电路产业发展的摩尔定律已逼近极限，在后摩尔时代，依靠传统冯·诺依曼架构的芯片将很难跟得上算力需求不断快速增长的步伐，基于底层计算架构的创新成为驱动芯片产业发展的重要方向之一。覆大算力 AI 芯片，以底层架构创新突破芯片性能和功耗的瓶颈。

作为一项前沿技术，用存算一体做大算力 AI 芯片的工程化实践也极具创新性。有赖于研发团队丰富的大芯片设计与实战经验，后摩智能基于存算一体技术，在 AI 处理器的架构设计和软件工具链方面，实现了多重优化。

陈亮博士介绍道，后摩智能 AI 处理器的架构设计，围绕存算单元 Macro 的设计、层次化的 AI 核的设计，以及基于存算一体的AI核设计过程中的工程化进行了综合考虑和调优。软件工具链方面，后摩智能既提供算子开发工具 SDK，支持用户开发自己的自定义算子，又提供模型开发工具 SDK，涵盖了加速算子库、推理引擎、Graph IR、设备内存的分配以及图优化器等。

在分享中，陈亮博士强调：“后摩智能的存算一体大算力 AI 芯片不存在通用性的限制。从软件的角度来看，几乎看不到底层存算电路的存在，通过AI处理器的架构设计已经将它屏蔽掉。从软件工具链的角度来看，并不需要过多地考虑底层的存算电路，也就意味着软件工具链需要考虑的事情与用传统的数字电路去做 NPU 没有本质上的区别。”

今年5月，后摩智能自主研发的存算一体大算力AI芯片已成功点亮，并跑通了智能驾驶算法模型。这是业内首款基于严格存内计算架构设计并点亮的 AI 芯片，采用 SRAM20TOPS，可200TOPS，计算单元能效比高达 在开放性方面，该芯片支持市面上的主流算法，并且支持定制算子，能够更好地适配算法的高速迭代。1000TOPS。